# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-306797

(43) Date of publication of application: 05.11.1999

(51)Int.CI.

G11C 29/00 G01R 31/28 G01R 31/3183 G06F 12/16 G11C 11/413 G11C 11/407 G11C 11/401

(21)Application number: 10-111637

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.04.1998


(72)Inventor: NISHIMOTO KENJI

KINOSHITA YOSHITAKA

## (54) SEMICONDUCTOR MEMORY DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor memory device in which a high-speed test can be made easily by using a low-speed tester even without using a high-speed tester exceeding 100 MHz. SOLUTION: In a 2-bank 16-Mbit SDRAM which is composed of a memory array bank and its peripheral circuit, a test-mode setting circuit in which a double-cycle-clock generation circuit, an internal-columncommand generation circuit, an address arithmetic circuit and a testdata generation circuit are contained is provided. When a command, an address and data are input in the rise of an external clock signal CLK, a command, an address and data can be generated at the inside of a chip when the external clock signal CLK falls. An operating timing which is equivalent to an example in which a test command 'WW6' is input in synchronization with an internal clock signal ICLK, data 'D' is written into an address 'A' in a first cycle, and data '/D' (inverted) is written into an address '/A' (inverted) in a second cycle.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

JEST AVAILABLE COPY

# 일본공개특허공보 평11-306797호(1999.11.05) 1부.

### [첨부그림 1]

(ID) 日本国的所介((IP) (12) 公開特官	会報(A) (11)特許出願公開發号 特期平11-306797 (43)公開日 平成11年(1888)11月8日		
	FI G11C 29/00 671Z 671T G06F 12/16 380A G01R 31/29 B Q 未納水 部水項の数6 OL (全8 页) 最終頁に続く		
(22)出版日 平成10年(1998) 4月22日	(71)出版人 000005108 執式金社日立製作所 東京都千代田区神田職何台四丁員 5 番地 (72)劈明者 阿本 賢二 東京本个平市上水本町五丁目20番1号 排 式金社日立製作所平等体事業部份 (72)強明者 木下 高騰 東京本个平市上水本町五丁目20番1号 練 式会社日立製作所平等体事業部內 (74)代理人 非理士 對非 大和		
(54) 【発明の名称】 本等体配質装置 (課題) 100MHzを越えるような高速テスタを用いなくても、低速テスタでも容易に高速なテストを行う られる姿態を半端体配度装置を提供する。 (解決手段) メモリアレイバンクと、その周辺回路からなる2パンク16MビットSDRAMであって、信周期クロック信号発生回路、内部カラムコマンド発生回路、アドレス流算回路、テストデータ発生回路を含むテストモード設定回路が備えられ、外部クロック信号でし、Kの立ち上がり時にコマンド、アドレス、データを発生する方だけで、外部のコック信号でし、Kの立ち下がり時にもチップ内部でコマンド、アドレス、データを発生することができる。テストコマンド"WW6"を入力するだけで、外部クロック信号でし、内部クロック信号・CLKに周期して、1サイクル目にアドレス"A"にデータ"D"がライトされ、2サイクル目にアドレス"A"にデータ"D"がライトされ、2サイクル目にアドレス"A"(反転)にデータ"/D"(反転)がライトされる。	CLK Command XW/6 X Address X A X Din X D  ICLK Command XW/12 XW/12 X Address X A X A X Din X D ZD X		

#### 【特許請求の範囲】

【請求項1】 所定の周期の外部クロック信号によるテストモードを搭載した半導体記憶装置であって、前記外部クロック信号の立ち上がり時にコマンド、アドレス、データが入力されると、この外部クロック信号の立ち上がり時に抗いてこの外部クロック信号の立ち下がり時に内部でコマンド、アドレス、データを発生するテストモード設定国路を有し、前記外部クロックは今のクロックサイクルに対して内部を2倍のフロックサイクルで動作させることを特徴とする平導体記憶装置。

【結束項2】 請求項1記載の半導体配度装置であって、前記コマンドはリード/ライトのカラムコマンドであり、このカラムコマンドの組み合わせにより1個のコマンドの入力により内部で連接したカラム動作を実行させることを特徴とする半導体配度装置。

【請求項3】 請求項2記載の半導体記憶被置であって、前記アドレスは保持/インクリメント/反転の種類からなり、かつ前記データは保持/反転の種類からなり、このアドレスおよびデータと前記コマンドとの組み合わせも考慮することを特徴とする半導体記憶装置であって、前記テストモード設定回路におけるテストモードは、モードレジスタセットコマンドを用いてエントリされること特徴とする半導体記憶装置。

【諸求項5】 請求項1記載の半導体記憶装置であって、前記テストモード設定回路におけるテストモードは、アドレスと組み合わせたコマンドを用いてエントリされること特徴とする半導体記憶装置。

【詩求項6】 請求項1、2、3、4または5記載の半 塩体記憶装置であって、前記半導体記憶装置は、シンク ロナスDRAMであることを特徴とする半導体記憶装 産

## [発明の詳細な説明]

[発明の属する技術分野] 本発明は、半導体記憶装置の テストモード技術に関し、特に外部クロック信号に同期 して効作するメモリにおいて、この動作周波数の高速化 に対応可能なシンクロナスDRAM (SDRAM) など の半等体記憶装置に適用して有効な技術に関する。 [0002]

【従来の技術】たとえば、本発明者が検討した技術として、SDRAMでは、Double CLKテストモードなどのテストモードを用いて、特定タイミングのチェックを行う技術などが考えられる。この概要は、テストを実施する場合、最小のサイクルで全ての試験項目をチェックしているため、メモリが高速になれば、それに状がして高速のテスタを用金する必要がある。しかしながら、一部の項目は、テストモードを用いて低速テスタ・ティックしている。たとえば、Double CLKテストモードでは、単純にクロック権号の立ち上がり時と

立ち下がり時にコマンド、アドレスの入力が可能となっている。

[0003] なお、このようなSDRAMなどの半選件 記憶装置に関する技術としては、たとえば1994年1 1月5日、株式会社場風破死行の「アドバンスト エレクトロニクス! + 9 超し8! メモリ」 P344~P3 48などに記載される技術などが挙げられる。

11年後日都出版第

. . . .

لد الأفراؤ للمرود الهابية الاستنفاط لين الراج المستعملة بالمكارين المداوات

【ODIO 4】
【発明が解決しようとする課題」ところで、対記のよう
な8 DR AMなどの手選係配位装置においては、たとえ
は1 OOMH エ以上の高達で動作するメモリをテストす
る場合、従来のEDODR AMで使用していたテスタで
は測定が難しくなってきている。また、Double
CLKテストモードでは、たとえば図1 Dに示すよう
に、外部クロック信号CLKの立ち上がり時と立ち下が
り時にコマンド、アドレスの入力が必要になり、テスト
の制的とテストパターンの複雑さが増すことが考えられ
る。

【0005】 そこで、本発明の目的は、外部クロック信号の立ち上がり時にコマンド、アドレス、データを入力するだけで、外部クロック信号の立ち下がり時にも内部でコマンド、アドレス、データを発生させ、たとえば100MHよを超えるような高速テスタを用いなくても、低速テスタでも容易に高速なテストを行うことができる半準体化複雑質を提供するものである。

[00.06] 本発明の前記ならびにその他の目的と新規な特徴は、本明細者の記述および折付図面から明らかになるであろう。

00071

【課題を解決するための手段】本頭において聞示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0008】すなわち、本発明による半導体記憶破虚は、外部クロック信号によるクロックサイクルに対し、内部を2倍で動作させるために、外部クロック信号の立ち上がり時にコマンド、アドレス、データを入力するだけで、外部クロック信号の立ち上がり時にも、チップ内部でコマンド、アドレス、データを発生するテストモード設定回路を有するものである。

【0009】この構成において、最小のサイクルでテストする対象となるのは、カラムコマンド(リード/ライトコマンド)であるので、このコマンドの組み合わせを考え、1回のコマンドの入力によりチップ内部で連続したカラム動作を行うようにしたものである。また、アドレス、データも、当サイクルと次サイクルで変わる場合を考慮して、アドレスは保持/インクリメント/反転、データは保持/反転の組み合わせができるようにしたものである。このテストモード版を回路におけるテストモードへのエントリ方法は、モードレジスタセッドコマン

ドを用いる場合と、アドレスと組み合わせたコマンドを 用いる場合とが考えられる。

【0010】よって、封記半導体記憶装置によれば、外 部クロック信号の立ち上がり時にコマンド。アドレス。 データを入力するだけで、外部クロック作号の立ち下が り時にも、チップ内部でコマンド、アドレス、データを。 発生するため、単純なDouble CLKテストモー ドに比べて、低速なデスタでも容易に高速なデストが可 他になる。これにより、たとえば 1 O OMHzを越える ような高速デスタを用いなくても、従来のEDO DR AMで使用していた低速テスタで測定できる。その結 黒、実際に高速で測定の必要な項目は、微小または皆無 になる。また、灰存の製備で量差可能なため、テスティ ングコストを低減できる。

【〇〇11】これは、最小のサイクルでデストする対象 となるのは、カラムコマンド(リード/ライトコマン ド)であり、従ってこのコマンドの組み合わせを考え、 1回のコマンドの入力により、チップ内部で連続した力 ラム動作を行うことができるためである。特に、外部ク ロック信号に国期したSDRAM、SSRAMなどに追 用できる。

[0012]

(発明の実施の形態) 以下、本発明の実施の形態を図面 に基づいて詳細に説明する。 【0013】図1は本発明の一実施の形態である半導体

記憶装置を示す全体プロック図、図2は本実施の形態の 半導体記憶装置において、倍周期クロック信号発生回路 の一例を示す回路図、図3はクロック信号を示す波形 図、図4はテストコマンド動作の概要を示すタイミング ○ 図5はテストコマンド側を示す説明図、図6(a)。 (b) はテストコマンドの動作例とその等価動作例を示す タイミング図、図フはテストコマンドへのエントリ方法 を示すタイミング図、図 8はアドレスコード例を示す説

明図、図 9はテストコマンドへの他のエントリ方法を示 すタイミング図である。 【0014】まず、図1により本実施の形態の半導体記 性は思の様式を説明する。

【0015】本実施の形態の半導体記憶装置は、たとえ は2 パンク1 6MビットS DR AMとされ、メモリアレ イバング 1, 2と、各メモリアレイバング 1, 2に対応 するロウデコーダ3, 4、カラムデコーダ5, 5および センスアンフェ入出カバス7、8と、共通のロウアドレ スパッファ 9、カラムアドレスパッファ 1 0、カラムア ドレスカウンタ1 1、リフレッシュカウンタ12、入力 パッファ1.3、出力パッファ1.4、制御論理をタイミン グ発生器 15などの一般的な構成からなり、風知の半導 体製造技術により1個の半導体チップ上に形成されてい

【0016】このSDRAMには、外部からアドレス信 号A Fが入力され、ロウアドリス借号×A、カラムアド

レス信号YAが生成されて、それぞれロウアドレスバッ ファタ、カラムアドレスパッファミロに入力され、ロウ デコーダ3, 4、カラムデコーダ5、6をかしてメモリ アレイパング1。2内の任意のメモリセルが選択され る。そして、入出力データリンの「は、参考込み動作時 - に入力パッファ1.3を介して入力され、読み出し動作時 にセンスアンプを入出力パス7、8、出力パップァ14 を介して出力される。

66 P. J.

【ロロ17】また、制御信号として、外部クロック信号 CLK、クロックイネーブル信号CKE、チップセレク ト信号/CS、ロウアドレスストローブ信号/RAS、 カラムアドレスストローブ信号/ CA 8、ライトイネー ブル信号/WE、データマスク信号DQMなどが外容か ら入力され、これらの利倒信号に基づいて利気論理をタ イミング発生器 1 5 によりコマンド、内部特別信号が生 ぬされ、このコマンド、内部制御信号により内部回路の。 動作が制御されるようになっている。

[0018] 特に、本実施の形態における特別論理をタ イミング発生器 15 には試験用のテスト回路 1:6が内蔵 されており、このテスト回路 1.6には、 航定の周期の外 **数クロック信号 C L K によるテストモート時に、この外** 部クロック信号のLKによるクロックサイクルに対し、 内部を2倍で動作させるために、外部クロック信号CL Kの立ち上がり時にコマンド、アドレス、データを入力 するだけで、外部クロック信号 CLKの立ち上がり時に 抗いて外部クロック信号 CLKの立ち下がり時にも、チ ップ内部でコマンド、アドレス、データを発生するテスト トモード設定回路が含まれている。

【0019】具体的には、図2に示す倍周期クロック信 号発生回路17と、この倍周期クロック信号発生回路1 ブから発生される内部クロック信号 I C L K に同期 し て、内部カラムコマンドを発生する内部カラムコマンド 発生回路 1.8、テストアドレスを発生するアドレス演算 同路 1.9。テストデータを発生するテストデータ発生回 路20を含めてテストモード設定回路が構成されてい る。図1のように、倍周期クロック信号発生回路17は 制御論理&タイミング発生器1.5に内蔵され、内部カラ ムコマンド発生向路 18 は制御論理をタイミング発生器 15に接続され、アドレス演算回路 19はカラムアドレ スカウンタ11に内蔵され、さらにテストデータ発生回 路20は入力パッファ13の入出力間に接続されてい る.

【0020】倍周期クロック信号発生回路17は、たと えば図2に示すように、否定論理様ゲートNAND、イ ンパータ I V-1~ I V 7、否定論理和ゲートNOR、P MOSFSYVASTR NMOSFSYVASTN1 ~ TN4、ディレイ回路DLY。フリップフロップ回路。 デードドル・ドドミからなり、図3(3) のような外部クロッ ・ ク指导C LKが入力されて、図3(b) のような内部クロ ・ック信号IOLKが出力される。また、制御信号とし

て、倍周期動作イネーブル信号、第 1、第2のクロック 制御信号が入力され、信周期動作イネーブル信号は、 "し"レベルにすることにより倍周期動作し、第1、第 2のクロック財命信号は過常時は"H"・レベルであり、 \*\*\* A" に対してデータ \*\* D" が割り当てられている。ま #LT レベルにすると内部クロック信号(CLKが存止) するようになっている。 【0021】この倍周期クロック信号発生回路(7にお いて、外部クロック信号でし、が入力され、信風期動作 イネーブル信号を"し"しベルにすると、否定論理様グ ...... ートNAND、インパータIV1を介して外部クロック。 、信号CLKの立ち上がりが検知され、PMOSドラング ZATP. NMOSE 529ZATN1. TN2. 42 パータ I V2、ディレイ四路 DLY、インパータ I V 4、フリップフロップ回路 F.F.1、インパータ I V 5に よる経路で外部クロック信号でしての立ち上がり時にデ ィレイ回路DLYの遅延時間幅じのパルス信号が発生さい。 (0022)一方、音変論理様ケートれられる。インパ ータ I V 1、否定論理和ゲートNORを介して外部クロ ック信号 CにKの立ち下がりが検知され、NMO.Sトラ ンジスタTN3,TN4、インバータIV2、ディレイ 回路 DLY、インバータトV4、フリップフロップ回路 FF2、インバータIV5による経路で外部クロック信 号CLKの立ち下がり時にディレイ回路DLYの遅延時 間幅 t のパルス信号が発生される。 これにより、外部ク ロック信号のLKの立ち上がり時、立ち下がり時に "H"レベルとなる倍周期の内部クロック信号 I C L K を発生させることができる。 【0023】次に、本実施の形態の作用について、テス トコマンド動作の概要、テストコマンド例、デストコマ ンドの動作例とその等価動作例、テストコマンドへのエ ントリ方法を順に、図4~図9に基づいて説明する。 【0024】テストコマンド動作は、図4に示すよう に、外部クロック信号CLKの立ち上がり時に、テスト モードを設定するテストコマンドCommand、アド レスAddiressとして"A"。データDinとして "D"を入力する。これだけで、外部クロック信号でに Kの立ち下がり時にもチップ内部でコマンド、アドレ ス、データを発生することができる。 【0025】このテストコマンドの例を図5に示す。図 5において、ライトコマンドを"Write"、リード コマンドを"Read"で表 い、任意のアドレスを **"A"(保持)。"A+ 1"(インクリメント)。"/** A" (反転) とし、任意のデータを"D" (保持)。 "/ D"(仮転)として示している。 さらに、リードコ マンドの場合には入力データがないので"-"で示し、

また"ロキ"の表示はライトのデータを先に取り込むも

[0026] たとえば、テストコマンド "WW 1"~

"WW5"の入力では、外部クロック信号でしKの立ち

のとする。

上がり時、立ち下がり時にともにライトコマンドWェ( teが発生する。それぞれ、外部クロック信号CLKの · 立ち上がり時のライトコマンドW r l teは、アドレス た。外部クロック信号でし、の立ち下がり時のライトコ "D", "/D"、アドレス"A+1"に対してデータ "D", "/D"、アドレス"/A"に対してデータ "D"。 "/D" がそれぞれ割り当てられている。 【0027】 国徳に、テストコマンド "WR 1" ~ "W R.3" の入力では、外部クロック信号C LKの立ち上が り時にライトコマンドWrite、立ち下がり時にリー ドコマンドResdが発生し、それぞれライトコマンド Wirliteはアドレス"A"に対してデータ"D"、リ - ドコマンドRe a dはアドレス "A" , "A+ 1" , "/A" に対してデータ "ー" が割り当てられている。 . [0028] また、テストコマンド "RR1"~ "RR 3"の入力では、外部クロック信号でしての立ち上がり 、時、立ち下がり時にともにリードコマンドReadが発 生し、それぞれアドレス "A" に対してデータ "-"、 アドレス "A" , "A+ 1" , "/A" に対してデータ "-"が割り当てられている。

(00:29) 36K, FX137VF "RW1 "~ "R W3"の入力では、外部クロック信号CLKの立ち上が り時にリードコマンドR.e.e d、立ち下がり時にライト コマンドWriteが発生し、それぞれリードコマンド Readはアドレス "A" に対してデータ "D\*"、ラ イドコマンFWrIteはアドレス "A"。 "A+ 1", "/A" に対してデータ "-" が割り当てられて いる。

【0030】以上のように割り当てられたテストコマン ドを入力することにより、リードコマンド、ライトコマ シドを実行させることができる。 すなわち、最小のサイ クルでテストする対象となるのは、リード/ライトのカ ラムコマンドあり、従ってこのコマンドの組み合わせを 考え、1回のコマンドの入力によりチップ内部で連接し たかう人動作を行わせることができる。

【00.31】このカラム動作におけるテストコマンドの 動作例を図 5(a) に示し、図 5(b)はこれと等価な動作 例のタイミングを示している。図5(a) においては、テ ストコマンド "WW6"、アドレス "A" 、データ "D"を入力する例を示している。 これと等価な動作タ イミングは図 5(b) のようになり、内部クロック信号 I CLKに周期して、1サイクル目にアドレス"A"にデ - タ " D" がライトされ、2 サイクル目にアドレス "/ A" にデータ "/ D" がライトされる。また、アドレ ス、データも、当サイクルと次サイクルで変わる場合を、 一考慮して、図5のように、アドレスについては保持/イ ングリメントノ反転、データについては保持/反転など の種別が致けられている。

Ex 15-5

【0032】以上のようなデストモードへのエントリ方法としては、モードレジスタセットコマンドを用いる場合と、アドレスとカラムコマンドとを組み合わせる場合とが考えられる。図7は、モードレジスタセットコマンドを使用する例で、そのアドレスコードの例は図8の通りであり、また図9はアドレスと組み合わせたコマンドを使用する例を示している。

【0033】図アのように、モードレジスタセットコマンドを使用する場合には、図8のテストコマンドのmmendにそれぞれ対応するデストモードのアドレスコードAddress Codeを数定する。図8においては、材配図5に示すテストコマンド"WW1"~"W81"~"W81"~"W87","R81"~"RR3",作R1"~"RR3",作R1"~"RR3",作成して、それぞれアドレスコードは"A7"~"A0"の16達による"非C0"~"#CE"が割り当てられている。

【0034】このモードレジスタセットコマンドの使用 によるエントリ方法では、通常のパースト長、レイテン シーなどを設定するモードレジスタセットMR Sの後 (アドレス"22")、オペレーション期間で用いる動 作のMRST (MRS forTest)を入力する (アドレス"co") . これにより、アドレスコード **"CO"**に対応するテストモード "WW 1" へ数定(E ntry)されたことになる。さらに、連枝して異なる テストモードにおけるリード/ライトコマンドを実施し たい場合には、その都度、MRSTを実施することによ り、異なるテストモード :"WW2" ~ "WW5" 。 "W R1"~"WR3", "RR1"~"RR3", "RW 1"~"RW3"へのエントリが容易に可能となる。 税 **作にテストモードを体了する時は、モードレジスタセッ** トMRS(アドレス"22")で設定をクリア(E×i t) する。

【0035】一方、図9のように、アドレスと組み合わせたコマンドを使用する場合には、カラムアドレスに使用していない予備のアドレスピンがあれば、対記図5に示すテストモードにおけるリード/ライトコマンドの設定時に、この予備のアドレスピンによる。たとえばアドレス"8"を同時に取り込む。これにより、返接るテストモードにエントリすることができる。このアドレスと組み合わせたコマンドを使用するエントリカなには、MRSコマンドを使用するエントリカなには、MRSコマンドを使用するエントリカなには、MRSコマンドを使用するエントリカなには、MRSコマンドを使用するエントリカないできる。

【003.6】従って、本実施の形態の半場体配像装置によれば、倍周期クロック信号発生回路 1.7、内部カラムコマンド発生回路 1.8、アドレス流算回路 1.9、テストデータ発生回路 2.0 を含むテストモード設定回路が備えられることには 4.4 がおクロック信号 CLKを発生させ、外部クロック信号 CLKを発生させ、外部クロック信号 CLKの立ち上がり時にコマンド、アドレス

データを入力するだけで、外部クロック信号のLKの立ち下がり時にもチップ内部でコマンド、アドレス、データを発生するため、 歓迎なテスタでも容息に高速なテストを行うことができる。

【0097】これにより、たとえば133MHェなど、100MHェを越えるような高速テスタを用いなくても、従来のEDO DRAMなどで使用していたテスタで測定でき、その信息、実践に高速で測定の必要な項目は微小または皆無になるので、既存の数値で全度可能なため、テスティングコストを低速することができる。

【0038】以上、本発明者によってなされた発明をその実施の形態に基づき具体的に取明したが、本発明は対 記実施の形態に設定されるものではなく、その要旨を逸 取しない範囲で種々変更可能であることはいうまでもない。

【0039】たとえば、前記実施の形態においては、2 パンク16MビットSDRAMの例で設明したが、これ に限定されるものではなく、4パンク、8パンク、さら にラハンク化の傾向にあり、また64Mビット、256 Mビット、さらに大き量化の傾向にあるSDRAMにつ いても広く通用可能であり、このようにラパンク、大き 量の構成とすることにより本契明の効果はますます大き くなる。

【00.40】さらに、テストコマンドは図5に示すものに限らず、またアドレスコードも図8の例に規定されるものではなく、テスト対象となる製品などに対応して変更可能であることはいうまでもない。

【OD41】また、SDRAMに適用した場合について 説明したが、SSRAMなどの外部クロック信号に同期 して動作する他の半端体記憶装置についても適用することができる。

[0042]

【発明の効果】本類において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0043】(1).外部クロック信号の立ち上がり時のコマンド、アドレス、データの入力に続いて、この外部クロック信号の立ち下がり時に内部でコマンド、アドレス、データを発生するテストモード設定回路を有することで、外部クロック信号のクロックサイクルに対して内部を2倍のクロックサイクルで動作させることができるので、低速なテスタでも容易に高速なテストが可能となる。

【00.44】(2). 村記(1) により、たとえば100MH zを越えるような高速テスタを用いなくても、修道テスタで測定できるので、実際に高速で測定の必要な項目は 微小または皆無になるので、既存の設備で全産可能なため、テスティングコストを修道することが可能となる。【00.45】(3).最小のサイクルでテストする対象となるリード/ライトのカラムコマンドに適用することで、

このカラムコマンドの組み合わせにより1回のコマンド の入力により内部で連続したカラム動作を実行させるこ とが可能となる。

[0046] (4).アドレスおよびデータとコマンドとの 組み合わせも考慮して、アドレスは保持/インクリメン。 トノ反転、データは保持/反転の種別からなることで、 アドレス、データが次のサイクルで変わる場合に対応す ることが可能となる。

【0 04 7】(5). デストモードをモードレジスタセット コマンドを用いてエントリする場合には、デストコマン ドに対応したアドレスコードにより容易に設定すること が可能となる。

【0048】(6).テストモードをアドレスと組み合わせ たコマンドを用いてエントリする場合には、予備のアド レスピンによるアドレスを用いて簡単かつ容易に設定す ることが可能となる。

[004.9] (7).前記(1) ~(6) により、外部クロック 信号に周期して動作するSDRAM、SSRAMなどの 半導体記憶装置において、低速テスタによる高速なデス トを可能とし、かつテスティングコストの低減が可能と なり、動作周波数の高速化に対応することが可能とな

【図 1】 本発明の一実施の形態である半導体記憶装置を 示菌動物所呈な説明である。

【図2】本発明の一実施の形態の半導体記憶装置におい て、倍周期クロック信号発生回路の一側を示す回路図で ある.

【図 3】本発明の一実施の形態の半導体記憶装置におい て、クロック信号を示す波形図である。

【図 4】 本発明の一実施の形態の半導体記憶装置におい て、テストコマンド動作の概要を示すタイミング図であ る.

【図 5】本発明の一実施の形態の半導体記憶装置におい て、テストコマンド例を示す説明図である。

[図 5] (a),(b) は本発明の一実施の形態の半導体記憶 装置において、テストコマンドの動作例とその等価動作 例を示すタイミング図である.

【図7】 本発明の一実施の形態の半導体記憶装置におい て、テストコマンドへのエントリカ法を示すタイミング 図である。

【図8】 本発明の一実施の料題の手場体配性状態において、アドレスコード例を示す証明図である。 【図9】本発明の一実施の形態の半媒体記憶装置におい て、テストコマンドへの他のエントリカ法を示すタイミ ング図である。 \*\*\*

【図10】本発明の前提となる半媒体記憶装置におい て、テストコマンドの動作例を示すタイミング図であ る. 【符号の取明】

1,2 メモリアレイバンク

3, 4 ロウデコーダ

5, 6 カラムデコーダ

7.8 センスアンプル入出力バス

9 ロウアドレスバッファ 10 カラムアドレスパッファ

1.1 カラムアドレスカウンタ

12 リフレッシュカウンタ

13 入力パッファ

14 出カバッファ

15 制御論理をタイミング発生器

1.6 テスト回路

17 倍周期クロック信号発生回路

18 内部カラムコマンド発生回路

19 アドレス独算回路

20 テストデータ発生回路

NAND 否定論理法ゲート 1 ∨ 1~1 ∨ 7 インバータ

NOR 否定論理和ゲート

TP PMOSトランジスタ

TN1~TN4 NMOSトランジスタ

DLY ディレイ回路

FF1, FF2 フリップフロップ回路

[図3]

[24] TO. 4

[図9]

The state of the property of the state of th


The second section is the second seco


Sugar Barrell Brokery Com


14 S

a\_x









Constant	01 K. 23 L	014.E9.L#94			CLEASTER		
(Tast?	Corpus	A/EI FROM	Dia	Contract	Address	Di.	
WW.1	VETTO:	A	8	Write	٨	0_	
704.2		1		,	AH	<u> </u>	
WW 8		1			14"	<b>%</b>	
WW.5		1			74	6	
WW 6		1		l		70	
WR 1	Witte	A	۵	Respe	Α	F-	
MM S					A+1	1	
WEL 3				l	/A	_	
38.1	Read	A	ŀ	Redd		<b>!</b> -	
<i>8</i> 18		l	ı	ı	AH.	1	
PAT 2	Glacol .	<u> </u>	6	Witte	78	<b>!</b> ─	
RW 1		j^	ı.		A+1	-	
RW S	1		ı	i	<u> </u>	1	

フロントページの統 き

(51) I nt. Cl. 6	默別記号	FI		
G 1 1 C 11/418		G 0 1 R	31/28	v
11/407		G11C	11/34	341D
11/401				3528
				371A

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

, and the same of	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
₽ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.